2000 Fiscal Year Annual Research Report

ウェーハ規模集積分散・超並列計算機の耐故障化設計に関する研究

Research Project

Project/Area Number	12750310
Research Institution	Iwate University
Principal Investigator	堀田忠義岩手大学, 工学部, 助手 (30281950)
Keywords	メッシュ結合並列計算機 / フォールト・トレランス / 信頼性 / ウェーハ規模集積 / 冗長構成 / システム再構成 / 自律的再構成 / シングルトラック切換網
Research Abstract	原子力や気象,分子科学,画像処理,人工知能などの分野における巨大計算への要請は強く,そのような計算に対しては,多数の処理要素からなる超並列計算機の実現が是非必要である.並列計算機の一形態として,メッシュ(あるいはトーラス)結合並列計算機がある.また計算機の高速化,小型化,省電力化および低価格化の一手段として,ウエーハ規模集積(WSI,Wafer Scale Integration)技術が考えられている.しかしWSIでは,チップ面積の飛躍的な増加により,もし何も工夫しなければ,歩留まりが非常に悪くなるという問題がある. 本研究では,計算機におけるこのような社会のニーズに応えるべく,特にメッシュ(あるいはトーラス)結合並列計算機をWSI実現することに焦点を絞り,以下のような研究成果をあげた. 1.Kungらが提案した11/2トラックスイッチモデルを基にして,E-11/2トラックスイッチモデルという新しい冗長アレー方式を考案した.このモデルは,Kungらのモデルが持っている多くの長所を継承する.またKungらのモデルと比較して,このモデルは,ハードウェアオーバヘッドは若干大きく(10%未満)なるが,歩留まりあるいはシステムの信頼性を飛躍的に向上させるという特徴を持っている. 2.11/2トラックスイッチモデルに対してかつて私が提案した,近似アルゴリズムであるEAM再構成手法をFPGAデバイス上に実現し,そのアルゴリズムの動作確認とシステム修復に要する時間の見積りを行った.その結果より,EAM再構成手法は製造時の歩留まり向上だけでなく,動作時の信頼性向上にも有効であると判断した.

Research Products
(6 results)

All Other

All Publications (6 results)

[Publications] Tadayoshi Horita and Itsuo Takanami: "An FPGA Implementation of a Self-Reconfigurable System for the 11/2 Track-Switch 2-D Mesh Array with PE Faults"IESCE Transactions on Information and Systems. Vol.E83-D No.8. 1701-1705 (2000)
[Publications] Tadayoshi Horita and Itsuo Takanami: "Fault Tolerant Processor Arrays Based on the 11/2-Track Switches with Flexible Spare Distributions"IEEE Transactions on Computers. Vol.49 No.6. 542-552 (2000)
[Publications] Tadayoshi Horita and Itsuo Takanami: "A System for Efficiently Self-Reconstructing E-11/2-Track Switch Torus Arrays"Proceedings of IEEE Int'l Symp.on Paralled Architectures, Algorithms and Networks. 44-49 (2000)
[Publications] Tadayoshi Horita and Itsuo Takanami: "A System for Efficiently Self-Reconstructing 11/2-Track Switch Torus Arrays"Proceedings of Int'l Conference on Parallel and Distributed Processing Techniques and Applications CSREA Press. 939-945 (2000)
[Publications] 堀田忠義: "Efficiently Reconfigurable Fault Tolerant Processor Arrays Based on 11/2-Track Switches"情報処理学会東北支部奨励賞. (2000)
[Publications] 堀田忠義,高浪五男: "複数種類の故障を持つ11/2トラックスイッチトーラスアレーの再構成"電子情報通信学会技術研究報告. FTS2000-78. 17-24 (2000)

2000 Fiscal Year Annual Research Report

ウェーハ規模集積分散・超並列計算機の耐故障化設計に関する研究

Principal Investigator

堀田 忠義 岩手大学, 工学部, 助手 (30281950)

Research Products

[Publications] Tadayoshi Horita and Itsuo Takanami: "An FPGA Implementation of a Self-Reconfigurable System for the 11/2 Track-Switch 2-D Mesh Array with PE Faults"IESCE Transactions on Information and Systems. Vol.E83-D No.8. 1701-1705 (2000)

[Publications] Tadayoshi Horita and Itsuo Takanami: "Fault Tolerant Processor Arrays Based on the 11/2-Track Switches with Flexible Spare Distributions"IEEE Transactions on Computers. Vol.49 No.6. 542-552 (2000)

[Publications] Tadayoshi Horita and Itsuo Takanami: "A System for Efficiently Self-Reconstructing E-11/2-Track Switch Torus Arrays"Proceedings of IEEE Int'l Symp.on Paralled Architectures, Algorithms and Networks. 44-49 (2000)

[Publications] Tadayoshi Horita and Itsuo Takanami: "A System for Efficiently Self-Reconstructing 11/2-Track Switch Torus Arrays"Proceedings of Int'l Conference on Parallel and Distributed Processing Techniques and Applications CSREA Press. 939-945 (2000)

[Publications] 堀田忠義: "Efficiently Reconfigurable Fault Tolerant Processor Arrays Based on 11/2-Track Switches"情報処理学会東北支部奨励賞. (2000)

[Publications] 堀田忠義,高浪五男: "複数種類の故障を持つ11/2トラックスイッチトーラスアレーの再構成"電子情報通信学会技術研究報告. FTS2000-78. 17-24 (2000)

堀田忠義岩手大学, 工学部, 助手 (30281950)