2012 Fiscal Year Annual Research Report
実測評価に基づく一時故障に強靭な低電力向け集積回路の設計手法
| Project/Area Number |
12J07662
|
|---|
| Research Institution | Kyoto University |
|---|
Principal Investigator |
古田 潤 京都大学, 情報学研究科, 特別研究員(DC2)
|
|---|
| Keywords | ソフトエラー / 中性子 / フリップフロップ / 多ビットエラー |
|---|
| Research Abstract |
第一年度目では中性子線によるフリップフロップの多ビットエラーの特性評価に焦点を当てて研究を行った。多ビットエラーは耐一時故障回路である多重化回路の耐性を低下させる非常に大きな問題である。
多ビットエラーの特性評価回路を試作し、中性子線を照射することでその特性を評価し、多重化回路の一時故障率を効率的に提言する手法の検討を行った。
具体的には以下の3つの点を明らかにした。
1.多ビットエラーのフリップフロップ間距離依存性の評価。多ビットエラーは距離に対してべき乗で減少することを実測により確認した。多重化回路で通常のフリップフロップの100倍の耐性を実現するには多重化回路を構成するフリップフロップを4um以上(約フリップフロップ1個分余分に)離して配置する必要があり、非常に面積効率が割ることが判明した。
2.多ビットエラーの発生率と基板電圧を固定するwell-contact密度の依存性の評価。Well-contactを60倍の密度で配置することにより、多ビットエラーを約1/100に低減できることを確認した。この結果から99%の多ビットエラーは中性子衝突により変動した基板電位により生じていると推測される。
3.中性子衝突による基板電位の変動量の評価と、多ビットエラー発生と基板電位変動の相関の評価。中性子衝突による基板電位の変動時間、変動範囲を加速試験を用いて測定することで、基板電位の変動が多ビットエラーの発生に与える影響を評価した。その結果、0.6V以上の電圧変化が500ps以上継続する基板電位の変動が高頻度で生じていることが判明した。0.6V以上ではトランジスタに寄生するバイポーラトランジスタや、ダイオードがONをなりうるため、基板電位の変動が回路動作に大きな影響を与えていると推測される。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
フリップフロップの多ビットエラーの特性の評価を行い、24年度では4度の国際会議でその研究成果を発表した。
また、国内会議でも研究成果を発表し、平成24年度学術奨励賞を受賞した。
|
| Strategy for Future Research Activity |
フリップフロップの多ビットエラーと中性子線による基板電位変動の測定結果を元に、回路シミュレーションを用いて多ビットエラー率を評価する手法の検討を行う。同時に多ビットエラーを低減する構造を付与した多重化フリップを設計し、そのソフトエラー耐性の向上率を確認する。
|
