ULSI極微細配線におけるGHzエレクトロマイグレーション耐性限界評価法の確立

2001 Fiscal Year Annual Research Report

• Project/Area Number: 13555090
• Research Institution: Tokyo Institute of Technology
• Principal Investigator: 益 一哉 東京工業大学, 精密工学研究所, 教授 (20157192)
• Keywords: 集積回路 / シリコン / 微細配線 / エレクトロマイグレーション / 高速信号処理 / 伝送線路配線

Research Abstract

シリコン集積回路の信頼性問題として、(1)極薄ゲート絶縁膜の信頼性確保と、(2)極微細金属配線に大電流密度が流れたときのEM(Electromigration)信頼性確保が最も重要な解決すべき課題である。本研究は(2)に関するものである。現在開発の進められている0.1μm-MOSFET集積回路において、最もEM耐性確保が厳しいのはLSlチップの数十μmを接続する微細な金属配線部分である。GHzを越えるパルス電流が10^6-10^7Acm^<-2>の電流密度で流れる。MOSFETの動作を考えると従来のEM耐性評価法には大きな欠点がある。従来の評価ではDC電流を流してEM耐性評価を行い許容電流密度を決定している。DC電流評価は最悪値を与えるという特徴があるが、0.1μmレベル配線では最悪値をもって設計するには、実際のレイアウトにおいて配線幅を確保できず設計の困難さが増加している。一般にパルス電流におけるEM評価を行うとDC電流評価より大きな電流密度を許容できると言われているがGHz信号においての評価が行われていない。本研究は、配線寿命評価のためのGHz EM評価パターンならびに回路構成を明示し、この評価パターンならびに回路を利用して周波数成分を含んだEM寿命予測式を提示することを目的とする。
初年度である平成13年度は、Siチップ上の伝送線路配線を利用した評価手法の確立を目的とした。3次元電磁界シミュレータを利用した線路設計法を確立し、現在評価チップの試作を開始している。併せて、線路評価用GHz測定系を立ち上げた。平成14年度では、CMOS回路中に微細配線を挿入する方法を検討予定であるが、回路設計ツールなど必要装置の立ち上げが終了している。
以上、研究計画に沿って研究は進行しており、次年度以降の研究遂行に支障はない。

Research Products

• [Publications] 篠木日曜子, 高木直弘, 益 一哉: "システムLSI配線長分布(I)-導出-"2001年(平成13年)秋季第62回応用物理学会学術講演会. 2. 14a-P13-13, 695 (2001)
• [Publications] 高木直弘, 篠木日曜子, 益 一哉: "システムLSI配線長分布(II)-シミュレーション-"2001年(平成13年)秋季第62回応用物理学会学術講演会. 2. 14a-P13-14, 696 (2001)
• [Publications] 対馬朋人, 横山佳巧, 益 一哉: "伝送線路配線を用いたGHzクロック分配(I)-回路構成と電力解析-"2001年(平成13年)秋季第62回応用物理学会学術講演会. 2. 14a-P13-15, 696 (2001)
• [Publications] 横山佳巧, 対馬朋人, 益 一哉: "伝送線路配線を用いたGHzクロック分配(II)-H-Tree構成によるクロック分配-"2001年(平成13年)秋季第62回応用物理学会学術講演会. 2. 14a-P13-16, 696 (2001)
• [Publications] N.Takagi, H.Shinoki, T.Tsushima, Y.Yokoyama, K.Masu: "Interconnect Length Distribution in Si System ULSI"Extended Abstracts of the 2001 International Conference on Solid State Devices and Materials, Tokyo. 54-55 (2001)
• [Publications] Y.Yokoyama, T.Tsushima, H.Shinoki, N.Takagi, K.Masu: "GHz Clock Distribution Using Transmission Line Interconnect and CMOS Differential Driver Circuit in Si ULSI"Extended Abstracts of the 2001 International Conference on Solid State Devices and Materials, Tokyo. 58-59 (2001)
• [Publications] H.Shinoki, N.Takagi, K.Masu: "Interconnect Length Distribution for Memory-Logic Mixed LSI"Advanced Metallization Conference (AMC) 2001, Montreal, Canada, and Advanced Metallization Conference 2001 : Asian Session, Tokyo. 34/88-34/89 (2001)
• [Publications] N.Takagi, H.Shinoki, K.Masu: "Estimation of Power Consumption Using Interconnect Length Distribution in System LSI"Advanced Metallization Conference (AMC) 2001, Montreal, Canada, and Advanced Metallization Conference 2001 : Asian Session, Tokyo. 37/48-37/49 (2001)
• [Publications] T.Tsushima, Y.Yokoyama, K.Masu: "CMOS Differential Driver Circuit with Source Follower for GHz Clock Transmission Interconnect in Si ULSI"Advanced Metallization Conference 2001 : Asian Session, Tokyo. 50-51 (2001)
• [Publications] Y.Yokoyama, T.Tsushima, K.Masu: "GHz Clock Distribution Using Transmission Line Interconnect-New Criteria for Circuit Evaluation"Advanced Metallization Conference 2001 : Asian Session, Tokyo. 52-53 (2001)
• [Publications] K.Masu: "Multilevel Interconnection in GHz ULSI"Proceedings of the Sixth China-Japan Symposium on Thin Films, Kunming Yunnan, China. 162 (2001)
• [Publications] チャン ホーワン, 対馬朋人, 横山佳巧, 益 一哉: "「Si ULSIにおけるGHzクロック分配回路」Rc分布定数線路と伝送線路の比較"電子情報通信学会技術報告(シリコン材料・デバイス研究会). SDM2001-182. 49-53 (2001)
• [Publications] 高木直弘, 篠木日曜子, 益 一哉: "システムLSIにおける配線長分布"電子情報通信学会集積回路研究専門委員会第5回システムLSIワークショップ. 275-278 (2001)
• [Publications] 対馬朋人, 横山佳巧, Felix Chan Hou Wan, 益 一哉: "Si ULSIにおける伝送線路を用いたGHzクロック分配と駆動回路の設計"電子情報通信学会技術報告(デザインガイア2001). VLD2001-116, ICD2001-161, FTS2001-63. 27-31 (2001)
• [Publications] チャン ホーワン, 対馬朋人, 益 一哉: "GHz信号分配におけるRC分布定数線路と伝送線路の比較"2002年(平成14年)春季第49回応用物理学関係連合講演会. 28a-YS-6 (2002)