動的再構成可能なハードウェア・アーキテクチャの研究

2001 Fiscal Year Annual Research Report

• Project/Area Number: 13650381
• Research Institution: The University of Aizu
• Principal Investigator: 黒田 研一 会津大学, コンピュータ理工学部, 教授 (60285046)
• Co-Investigator(Kenkyū-buntansha): 嶋 正利 会津大学, コンピュータ理工学部, 教授 (50325966) ; 小栗 清 長崎大学, 工学部, 教授 (80325670)
• Keywords: 非同期回路 / 動的再構成 / プラスティックセルアーキテクチャ

Research Abstract

従来のCPU+Memoryという構成とはまったく異なる新しいアーキテクチャとして、本研究メンバーによって提案された動的再構成可能なハードウェアであるPCA(Plastic Cell Architecture)における回路構成法、利用法の探索を進めてきた。本デバイスの動作は非同期に基づくため既存の設計ツールは利用しがたい。そのため、非同期回路設計の設計手法の探求を進めた.さらにはそのフレキシブルな機能を実証するため、具体的なアプリケーションの実装を試みた。
1.非同期回路設計手法
(1)豊富な同期回路での設計資産を生かすため、同期回路向けに書かれたHDL記述(SFL)から非同期回路を導く手法を提案した.同期回路に限定されたSFL記述の特徴を逆に利用することにより正常に動作する非同期プロセッサの設計に成功した。
(2)既存の非同期回路合成ツールであるPETRIFYへのフローを考慮して、高位仕様からPETRIFYでの合成が可能なサイズのSTGを生成するため、階層型CDFG、およびその分割アルゴリズムを提案した。
(3)非同期式プロセッサにおける演算器の最適構成の検討を進め、可変性とそれによるオーバーヘッドによる性能低下のトレードオフを明らかにした。
2.PCA上への実装
(1)非同期動作で既存の設計環境が利用できないためPCA上の回路の動作検証で誤りがあった場合、設計の初期段階へ戻らざるを得ず非効率であった。そのため、設計の早い段階での検証を可能とするため、ソフトウェアオブジェクトによるプロトタイピングを可能とした。
(2)再構成可能という機能を生かすため処理機能を柔軟に増減できるベクトルプロセッサ、ビット数可変乗算器、シリアルデータ通信への適合性の高いシリアル乗算器、乗算を使用しないFIRフィルタなどの回路をPCA上に実装し、その可能性、問題点、実装手法などの検討を進めた。

Research Products

• [Publications] 奥山祐市, N.Sretasereekul, 齋藤寛, 黒田研一, 南谷崇: "階層型CDFGによる非同期コントローラの合成"情報処理学会論文誌. 43(4)(予定). (2002)
• [Publications] 奥山祐市, 黒田研一: "Plastic Cell Architecture(PCA)における通信仮想化のためのフレームワーク"信学技報 VLD. 101(45). 15-22 (2001)
• [Publications] 村上宜義, 小佐々武志, 柴田裕一郎, 小栗清: "通信する非同期オブジェクトによるシリアル乗算器の実現"信学技報 CPSY. 101(474). 1-6 (2001)
• [Publications] 柴田裕一郎, 小栗清: "非同期プロセッサにおける演算器構成の検討"信学技報 CPSY. 101(474). 7-12 (2001)
• [Publications] 河野彰, 柴田裕一郎, 小栗清: "乗算を使わないFIRフィルタの構成"信学技報 CPSY. 101(474). 13-18 (2001)
• [Publications] 溝田庄三, 後藤敏広, 竹本潤一郎, 小佐々武志, 柴田裕一郎, 小栗清: "PCAのLSI実装とシミュレーションに関する研究"信学技報 CPSY. 101(474). 19-24 (2001)