2002 Fiscal Year Annual Research Report

アーキテクチャとコンパイラの協調最適化による省電力高性能プロセッサの研究

Research Project

Project/Area Number	14380136
Research Category	Grant-in-Aid for Scientific Research (B)
Research Institution	The University of Tokyo
Principal Investigator	中村宏東京大学, 先端科学技術研究センター, 助教授 (20212102)
Co-Investigator(Kenkyū-buntansha)	佐藤三久筑波大学, 電子・情報工学系, 教授 (60333481) 南谷崇東京大学, 先端科学技術研究センター, 教授 (80143684)
Keywords	計算機アークテクチャ / メモリシステム / マイクロプロセッサ / コンパイル技術 / 低消費電力 / キャッシュメモリ
Research Abstract	本研究では「アーキテクチャとコンパイラ間の真に密な協調による設計最適化」によりメモリ階層間のデータ転送を最適化し、必要な時に必要なだけ効率よくチップ外メモリアクセスを発生させるようにすることで、半導体集積回路技術の進展を享受できる新しい高性能プロセッサを実現することを目指す。今年度は、メモリ階層自体の再構成とメモリ階層間データ転送をソフトウェアから制御するアーキテクチャの提示とメモリ階層間データ転送を最適化しチップ外メモリアクセスを最小限に抑止するコンパイル手法の提示を行った。前者では、再構成可能なソフトウェア可制御メモリアーキテクチャとして、従来のプロセッサではハードウェア制御下にある名前変換用レジスタを動的にソフトウェアによる制御を可能とし、さらにハードウェアの制御下にあるチップ内のキャッシュメモリをアドレス指定可能なメモリ空間としても動的に解放するアーキテクチャを提案した。後者としては、与えられたアーキテクチャに対し、消費電力の主要部を占め性能低下の大きな原因となるチップ間データ転送を最小限に抑えるような、メモリ階層の再構成、メモリ階層間のデータ転送最適化を行うコンパイルアルゴリズムを提案し、その一部をワークステーション上に実装した。さらに、提案する方式を評価するために、ソフトウェア可制御メモリとキャッシュの容量と、各メモリ階層のアクセス速度・スループットを入力とし、達成可能な性能を出力するシミュレータを、ワークステーション上に実装した。来年度以降は、アーキテクチャの詳細設計、コンパイルアルゴリズムの実装、消費電力を出力できるシミュレータの構築、を実施する予定である。

Research Products
(5 results)

All Other

All Publications (5 results)

[Publications] 近藤正章: "ソフトウェア可制御オンチップメモリを用いた低消費電力化の検討"情報処理学会並列処理シンポジウム予稿集. 285-288 (2002)
[Publications] Masaaki Kondo: "Cache Line Impact on 3D PDE Solvers"Proc. of International Symposium on High Performance Computing, Lecture Notes in Computer Science 2327 (Springer-Verlag). No.2327. 301-309 (2002)
[Publications] Taku Ohneda: "Design And Evaluation Of High Performance Microprocessor With Reconfigurable On-Chip Memory"Proc. of IEEE Asia-Pacific Conference on Circuits and Systems. 211-216 (2002)
[Publications] Hiroshi Nakamura: "Formal Verification of a Pipelined Processor with New Memory Hierarchy using a Commercial Model Checker"Proc. of IEEE Pacific Rim Dependable Computing Conference. 321-324 (2002)
[Publications] 高橋睦史: "HPC向けオンチップメモリプロセッサアーキテクチャSCIMAのSMP化の検討と性能評価"情報処理学会ハイパフォーマンスコンピューティングと計算科学システム. 47-54 (2002)

2002 Fiscal Year Annual Research Report

アーキテクチャとコンパイラの協調最適化による省電力高性能プロセッサの研究

Principal Investigator

中村 宏 東京大学, 先端科学技術研究センター, 助教授 (20212102)

Research Products

[Publications] 近藤正章: "ソフトウェア可制御オンチップメモリを用いた低消費電力化の検討"情報処理学会 並列処理シンポジウム予稿集. 285-288 (2002)

[Publications] Masaaki Kondo: "Cache Line Impact on 3D PDE Solvers"Proc. of International Symposium on High Performance Computing, Lecture Notes in Computer Science 2327 (Springer-Verlag). No.2327. 301-309 (2002)

[Publications] Taku Ohneda: "Design And Evaluation Of High Performance Microprocessor With Reconfigurable On-Chip Memory"Proc. of IEEE Asia-Pacific Conference on Circuits and Systems. 211-216 (2002)

[Publications] Hiroshi Nakamura: "Formal Verification of a Pipelined Processor with New Memory Hierarchy using a Commercial Model Checker"Proc. of IEEE Pacific Rim Dependable Computing Conference. 321-324 (2002)

[Publications] 高橋睦史: "HPC向けオンチップメモリプロセッサアーキテクチャSCIMAのSMP化の検討と性能評価"情報処理学会ハイパフォーマンスコンピューティングと計算科学システム. 47-54 (2002)

中村宏東京大学, 先端科学技術研究センター, 助教授 (20212102)

[Publications] 近藤正章: "ソフトウェア可制御オンチップメモリを用いた低消費電力化の検討"情報処理学会並列処理シンポジウム予稿集. 285-288 (2002)