2004 Fiscal Year Annual Research Report
アーキテクチャとコンパイラの協調最適化による省電力高性能プロセッサの研究
| Project/Area Number |
14380136
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
中村 宏 東京大学, 先端科学技術研究センター, 助教授 (20212102)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
南谷 崇 東京大学, 先端科学技術研究センター, 教授 (80143684)
佐藤 三久 筑波大学, 電子・情報工学系, 教授 (60333481)
|
|---|
| Keywords | 低消費電力プロセッサ / メモリ階層 / ソフトウェア可制御メモリ / レジスタファイル / 動的消費電力 / 静的消費電力 |
|---|
| Research Abstract |
まず、プロセッサアーキテクチャの検討として、再構成可能なメモリ階層、特に前年度までに詳細に検討を加えたキャッシュメモリとソフトウェア可制御メモリに加え、レジスタに関しても性能を低下させることなく消費電力を抑えることのできる構成方式について検討を加えた。具体的には、レジスタに保存される値の多くは上位ビットが常にゼロであることに着目し、この性質を利用して不要なビットを省略するマイクロアーキテクチャ機構を提案した。またその機構を採用した時のレジスタファイルの高速化、低電力化に関しても評価を行いその有効性を示した。並行して、前年度までに開発したシミュレータの改良を行った。この改良は、動作時に消費される動的消費電力と、非動作時にも定常的に消費する静的消費電力の両方を検討できるようにするためである。そして、これら2つの消費電力を総合して考えた場合の低電力化コンパイルアルゴリズムの検討を行った。動的消費電力と静的消費電力は利用する半導体テクノロジーにも依存するため、このコンパイルアルゴリズムは、トランジスタあたりの動的消費電力、および両方の消費電力の割合、をも入力とする。その後、コンパイラが見積もる消費電力と、改良を加えたシミュレータが出する消費電力を比較した。ソフトウェア可制御メモリを採用する場合には、コンパイラがハードウェア動作をほぼ完全に把握できるため、両者の消費電力がほぼ一致することを確認し、これにより、提案するコンパイルアルゴリズムの正しさを検証できた。
|
