2014 Fiscal Year Annual Research Report
大規模結合振動子集積回路実装による結合可変構造を 有する脳型複雑系システムの研究
Project/Area Number |
14J07237
|
Research Institution | Kyushu Institute of Technology |
Principal Investigator |
上ノ原 誠二 九州工業大学, 生命体工学研究科, 特別研究員(DC2)
|
Project Period (FY) |
2014-04-25 – 2016-03-31
|
Keywords | スパイク列フィルタ |
Outline of Annual Research Achievements |
振動子の持つ時間軸での情報表現と振動子の発火頻度を用いて情報表現を行うためのモデルを提案し、試作した回路を測定した。提案した振動子モデルは入力スパイクの周波数を変えることで様々なパルス列を出力できることを数値実験で確認した。これは振動子の出力するパルス列のパターンで情報表現できることにつながる。また、周波数によっては振動子の発火頻度が大きく変化し、ゼロになる一種のスパイク列フィルタとしての特性も確認した。この特性は発火頻度を用いて情報表現できることにつながり、発火頻度がゼロになる特性は周波数を変えることで振動子の出力をON/OFFできることを意味する。数値実験で確認できたこれらの特性は試作した集積回路でも確認できた。フィルタの特性やスパイク列のパターンは振動子の発火しきい値を変えることで様々なバリエーションが得られることを確認した。振動子に学習機能を持たせるために、レイアウト面積がこれまでに提案されているシナプス回路よりも約8分の1程度になる新たな回路を提案し、試作したがレイアウトミスにより正常に動作しなかった。上記以外にも昨年度に提案試作したバラツキ補償回路を測定した。5ミリ角のチップに400個並べたバラツキ補償回路の測定結果、容量値と電圧-電流値変換特性バラツキを約2分の1に低減できることを確認した。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
学習機能を実現する集積回路を試作したが、試作回路測定の段階でレイアウトミスが発覚し、複数チップを結合させた実験が行えなかった(レイアウトミスが起こったのは学内にある独自プロセスを使用した試作であり、レイアウト検証ツールが用意されていないことによる。1000ゲート以上使用したチップを人力で検証したが、ミスを避けられなかった)。これにより、学習機能を持った振動子の回路の実験が出来なかったが、大規模結合系を回路実装した際に問題となるユニット回路間の特性バラツキを補償する回路で想定よりも多くのデータが得られ、有効性が示せた。そのため、本研究はおおむね順調に進展している。
|
Strategy for Future Research Activity |
周期的なスパイク列を入力した場合の振動子単体の振る舞いを数値実験と回路実験で確認できた。今後は複数振動子を結合させた場合の振動子の振る舞いについて調べる。複数振動子を用いて発火頻度を変数とし論理演算が実現可能かどうか調べる。また、入力を受けた振動子の出力するスパイク列のパターンが定常状態に落ち着く途中の過渡的な振る舞いも調べ、短い時間スケールでスパイク列をとらえた場合と発火頻度のように長い時間スケールでとらえた両方を使った情報表現が出来るかどうかの可能性を模索する。
|
Research Products
(4 results)