室温動作シリコン単電子トランジスタとナノワイヤＣＭＯＳによる新機能回路の低電圧化

2017 Fiscal Year Annual Research Report

• Project/Area Number: 15H02247
• Research Institution: The University of Tokyo
• Principal Investigator: 平本 俊郎 東京大学, 生産技術研究所, 教授 (20192718)
• Project Period (FY): 2015-04-01 – 2019-03-31
• Keywords: 半導体物性 / 大規模集積回路 / MOSFET / Beyond CMOS / 単電子トランジスタ

Outline of Annual Research Achievements

本研究の目的は，いわゆるBeyond CMOSと既存CMOS回路の融合による新機能・新概念集積回路を「低電圧」で実現することである．本研究では，次世代のデバイスとして期待されるシリコンナノワイヤトランジスタでCMOS回路を構成し，Beyond CMOSとしては当研究室で長年研究してきた室温動作のシリコン単電子トランジスタを採用した．シリコンナノワイヤトランジスタの特性ばらつきの抑制および室温動作単電子トランジスタの各種デバイスパラメータ最適化などをおこなうことにより，CMOS/単電子トランジスタ融合回路による新機能創出の低電圧化を目指す．昨年度までにシリコンナノワイヤの特性ばらつきの原因解明と対策をおこなった．本年度は，室温動作単電子トランジスタの低電圧化およびCMOS/単電子トランジスタ融合回路の設計をおこなった．まず，単電子トランジスタを構成するシリコンナノワイヤチャネルのワイヤ幅およびゲート絶縁膜の厚さを最適化することにより，クーロンブロッケード振動のピーク位置が0.5V付近となる低電圧動作の室温単電子トランジスタに成功した．次に，単電子トランジスタの微小な出力電流を増幅する回路およびアナログ-ディジタル変換する回路を設計し，回路シミュレーションにより単電子トランジスタの出力特性を増幅およびディジタル変換できることを示した．以上により，CMOS/単電子トランジスタ融合回路試作の基礎がかたまった．

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

シリコンナノワイヤトランジスタのばらつき抑制に加え，単電子トランジスタのピーク位置の低電圧化およびCMOS/単電子トランジスタ融合回路の設計まで進んでおり，研究は順調に推移している．

Strategy for Future Research Activity

本年度までの成果をもとに，CMOS回路と単電子トランジスタの集積化を進め，CMOS/単電子トランジスタ融合回路による新機能創出に向けて研究を推進していく．