2006 Fiscal Year Annual Research Report
| Project/Area Number |
16360167
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
藤島 実 東京大学, 大学院新領域創成科学研究科, 助教授 (60251352)
|
|---|
| Keywords | 並列プロセッサ / 量子コンピュータ / 量子計算 / 命令コンバータ / FPGA / DIMD |
|---|
| Research Abstract |
量子コンピュータは全ての解の候補についての検証を一度の計算で行うことができるため、因数分解のようなNP問題を高速に解くことができると考えられている。しかし、量子コンピュータの完成形については未だ定まっておらず、その実現、実用化に向けてはベンチマークとなるアルゴリズムが不可欠となる。そのアルゴリズムの検証を行うために量子計算のエミュレータが必要となるが、量子コンピュータでは量子の重ね合わせを用いて計算を行っており、N量子ビットを模倣するためには2Nのメモリ領域が必要となってしまうため、大規模な量子計算の模倣は難しいと考えられている。そこで、我々は一部の量子ビットを古典ビットへ置き換え、ユニタリマクロ操作を入力と用いる量子計算エミュレータを提案した。量子計算のエミュレーションが必要な計算部分だけに着目し、その計算過程を古典ビットによって置き換ることで使用メモリの削減を実現し、またユニタリマクロ命令を用いることで効率の良い計算が行えるようにした。実装にあたっては、40MHzクロックで動作し、192並列PEを持つDIMD(dual-instruction multiple-data)プロセッサをFPGA上に実現し、ユニタリマクロ命令の処理や計算の制御を行うソフトウェアである命令コンバータをC言語によって作成した。この量子計算エミュレータにおいて、64ビット整数の因数分解の実験を行った。その際、計算アルゴリズムとして量子コンピュータの代表的なアルゴリズムであるShorのアルゴリズムを用いた。この計算は量子コンピュータ上では320量子ビットを用いる計算量に相当するが、実験の結果、所要時間1300秒、使用したメモリ量は40k-bitとなった。
|
Research Products
(4 results)
