2005 Fiscal Year Annual Research Report
次世代集積システムのためのクロックレス・データパスの理論と合成手法
| Project/Area Number |
16560294
|
|---|
| Research Institution | Japan Advanced Institute of Science and Technology |
|---|
Principal Investigator |
金子 峰雄 北陸先端科学技術大学院大学, 情報科学研究科, 教授 (00185935)
|
|---|
| Keywords | データパス合成 / クロック信号 / 非同期データパス / 遅延スキュー / 統計的遅延解析 / 配線遅延 / アプリケーション特化専用LSI / 制御回路 |
|---|
| Research Abstract |
本研究は,配線遅延が回路性能を決める重要なファクタとなるナノテクノロジー集積化技術を使ったアプリケーション特化型専用集積システム(専用VLSIあるいは再構成可能VLSI)を対象に,データパス系からクロック信号を排除した新しいデータパスの可能性と設計手法を明らかにすることを目的としている.想定するアーキテクチャとして,制御回路のみがクロック信号を受けて動作し,データパス系は制御回路からの制御信号のみを受けて動作するクロックレス・データパスと,データパス部,制御部共にクロック信号を使わない非同期データパスを対象として研究を進めており,当該年度において以下の成果を得た.
1.クロックレス・データパスに関する制御信号のコントロールステップとスキューの同時最適化手法:配線による信号遅延が顕在化する極微細集積回路においては,データパス上の信号伝播遅延だけではなく,制御回路から各コンポーネントへの制御信号の伝達遅延や到着時刻スキューを考慮する必要がある.そこで,各制御信号のコントロールステップへの割当と到達時刻スキューを同時に最適化する計算アルゴリズムを開発した.また,これを資源割り当て探索に組み込んだRTレベル合成システムを開発し,データパスの自動最適化を可能にした.
2.非同期システムのためのレジスタ構成とレジスタ共有手法:クロック信号を使わず,不確定遅延・遅延変動下にても動作が保証される非同期システムは,将来の極微細集積回路上でのシステム実現技術として有望視されている.ハードウエア資源効率を高めるためのレジスタ構成とレジスタ共有モデルを考案し,このモデルに基づくレジスタ・トランスファ・レベルのデータパス最適化により,従来にない大幅なレジスタ共有を可能にした.
|
