• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2016 Fiscal Year Research-status Report

低コストΔΣ変調器評価手法を用いる1ビット信号処理システム開発

Research Project

Project/Area Number 16K06350
Research InstitutionNagoya Institute of Technology

Principal Investigator

平野 智  名古屋工業大学, 工学(系)研究科(研究院), 准教授 (90238379)

Project Period (FY) 2016-04-01 – 2019-03-31
KeywordsΔΣ変調器 / FPGA / 1ビット信号処理
Outline of Annual Research Achievements

本年度に実施した研究における成果としてはおおむね以下の2点があげられる。
1点目は1ビット信号処理回路の評価手法の一環としてΔΣ変調器単体の評価手法の基盤を確立しつつある点である。高精度ΔΣ変調器を評価するためには、従来のΔΣ変調器単体の評価方法としては高精度低雑音のアナログ信号を準備する必要があり、高精度の高価なアナログ発振器および高精度の高価な特性固定のアナログフィルタ回路を複数段必要とする、非常に高価で大規模の装置が必要であった。これに対して本研究では、FPGA上に実装したDDSによる高精度なディジタル発振器とディジタルΔΣ変調器に置き換えることにより、評価するΔΣ変調器に直接高精度な1ビット信号を用いる手法の有効性を示すことができた。評価するΔΣ変調器の出力信号も同じFPGAを用いてネットワークを介してPCに転送しPC上で評価を行うことでトータルの評価コストをかなり低減することが可能である。評価手法の基盤にめどがついたことから、今後は評価信号の周波数および振幅の可変化をFPGA上のソフトウェアおよび簡単な外部回路の追加により実現し、またPC側のソフトウェアの改良により使いやすいシステムへと改良していく予定である。
2点目はΔΣ変調器の最適設計手法について、実装時の誤差による影響に対しよりロバストな設計手法を、遺伝的アルゴリズムであるGA(Genetic Algorithm)法を用いて確立しつつある点である。ただし現在は低次の変調器設計についてロバスト性が高いことを示したのみであるため、高次の変調器設計などについてもロバスト性が高いことを検証する予定である。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

1ビット信号処理回路のシミュレーションによる評価手法については、当初予定していたCSN-SS信号による評価の検討を進めるのではなく、M系列信号による評価を中心に行った。しかしながらM系列信号による評価手法に圧倒的な有利さを見出すことができなかったため、有意な研究成果とは言えず、研究進捗状況としてはやや遅れているところとなった。
ΔΣ変調器の最適設計については、実装時の誤差による影響に対しよりロバストな設計手法を、遺伝的アルゴリズムであるGA(Genetic Algorithm)法を用いて確立しつつあり、おおむね順調に進展しているといえる。
実装における問題点に関しては、ΔΣ変調器単体の評価手法としてFPGAとPCの間をネットワークで接続して、低コストΔΣ変調器評価手法の基盤が実現できた。また回路実装技術においても習熟度の向上などがあった。したがっておおむね順調に進展しているといえる。
上記内容を踏まえて、全体としてはおおむね順調に進展しているといえる。

Strategy for Future Research Activity

1ビット信号処理回路のシミュレーションによる評価手法については、CSN-SS信号およびM系列信号を入力信号とする有効性についてこれまでの結果をもとに新たに再検討する必要がある。また新たな別の入力信号の可能性についても検討を行う。
ΔΣ変調器の最適設計については、現在確立しつつあるが限定的であった遺伝的アルゴリズムであるGA(Genetic Algorithm)法を用いた手法の適用範囲を拡大するとともに、別途検討を行っているSA(Simulated Annealing)法による手法も発展させ、両者の有効性の範囲など比較検討を進める予定である。
実装における問題点に関しては、ΔΣ変調器単体の評価手法としてFPGAとPCの間をネットワークで接続して実現してきた低コストΔΣ変調器評価手法に対して、入力信号条件の可変化や、PC上での操作手法や可視化の洗練、総合的な評価手法の高精度、高性能化を進める予定である。またこれに合わせてまた回路実装技術においてもより一層の習熟度の向上を目指し、高精度回路の評価可能性について検討を行う。

Causes of Carryover

今年度にはミックスド・シグナル・オシロスコープを購入予定であった。しかしながら研究進捗状況から、今年度早急に購入しなくとも、研究進捗状況に合わせて購入すればよいと判断した。
また人件費・謝金について実験補助に対する支出を想定していたが、今年度は特に必要としなかった。

Expenditure Plan for Carryover Budget

平成29年度に研究進捗状況に応じて、ミックスド・シグナル・オシロスコープの購入を予定している。

  • Research Products

    (3 results)

All 2016

All Journal Article (1 results) (of which Peer Reviewed: 1 results,  Open Access: 1 results,  Acknowledgement Compliant: 1 results) Presentation (2 results) (of which Int'l Joint Research: 1 results)

  • [Journal Article] Evaluation Method by High-Speed 1-Bit Stream for Digital Audio System2016

    • Author(s)
      Kenta Tsuge, Kazuya Okuma, Satoshi Hirano, Tomio Goto
    • Journal Title

      Consumer Electronics, 2016 IEEE 5th Global Conference on

      Volume: - Pages: -

    • DOI

      10.1109/GCCE.2016.7800457

    • Peer Reviewed / Open Access / Acknowledgement Compliant
  • [Presentation] Evaluation Method by High-Speed 1-Bit Stream for Digital Audio System2016

    • Author(s)
      Kenta Tsuge, Kazuya Okuma, Satoshi Hirano, Tomio Goto
    • Organizer
      IEEE Global Conference on Consumer Electronics (GCCE2016)
    • Place of Presentation
      メルパルク京都(京都市)
    • Year and Date
      2016-10-11 – 2016-10-14
    • Int'l Joint Research
  • [Presentation] 有効な探索を優先した遺伝的アルゴリズムによるΔΣ変調器の最適設計手法2016

    • Author(s)
      世古 潤平, 平野 智, 後藤 富朗
    • Organizer
      電子情報通信学会ソサイエティ大会
    • Place of Presentation
      北海道大学(札幌市)
    • Year and Date
      2016-09-20 – 2016-09-23

URL: 

Published: 2018-01-16  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi