• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2017 Fiscal Year Research-status Report

低コストΔΣ変調器評価手法を用いる1ビット信号処理システム開発

Research Project

Project/Area Number 16K06350
Research InstitutionNagoya Institute of Technology

Principal Investigator

平野 智  名古屋工業大学, 工学(系)研究科(研究院), 准教授 (90238379)

Project Period (FY) 2016-04-01 – 2019-03-31
KeywordsΔΣ変調器 / FPGA / 1ビット信号処理
Outline of Annual Research Achievements

本年度に実施した研究における成果としてはおおむね以下の点があげられる。
ΔΣ変調器の最適設計手法については、実装時の誤差による影響に対しよりロバストな設計手法について、遺伝的アルゴリズムであるGA(Genetic Algorithm)法を用いた手法の検討を進めた。一般的には最適設計手法の精度向上を図るには計算精度を上げる手法が考えられるが、計算精度を上げると実装時の誤差の範囲内での収束を多く試みることとなりかえってローカルミニマムに陥りやすくなることがわかった。逆に計算精度を実装時の誤差程度の範囲内とすることでローカルミニマムに陥る確立が格段に減らせ、収束時間および収束制度によい影響を与えることが確認された。
ΔΣ変調器の実装回路の評価手法については、前年度までの成果であるFPGAとPCの間をネットワークで接続して実現した低コストΔΣ変調器評価手法を、より発展させることが出来た。従来のΔΣ変調器への信号入力条件が固定であったものから、周波数可変および入力1ビット信号振幅可変をすべてPC側から設定することを可能とし、またPC側のGUIの全面的な改良により操作方法の格段なる改善を実現することが出来た。さらに市販のΔΣ変調器ICでは内部回路の詳細情報が公開されていないことから最適な測定タイミングについて知ることは困難であったが、こちらもFPGA側のプログラム改良により、簡単な操作で市販のΔΣ変調器ICの最適な測定タイミングについて調べることが可能となった。さらにΔΣ変調器ICの実装手法の改善により、変調器ICへの最大入力信号振幅を想定することにより最大SNRとして16ビットを超える100dB程度の推定が可能になっている。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

1ビット信号処理システムについては、最小構成単位の組み合せによる構成法、機能ブロックの組み合わせによる構成法について、FPGAへの実装を中心に検討を行った。しかしながらこれらの構成法では、内部信号のダイナミックレンジの問題から信号精度を想定以上に確保する必要があるなどから予想以上に回路規模が増大し、あまり有効な手法ではないと思われる結果であった。したがってやはり1ビット信号の特長を生かした一括構成手法が有効ではないかと考えられ、研究進捗状況としてはいったん後戻りする必要が想定されている。
ΔΣ変調器の最適設計手法については、実装時の誤差による影響に対しよりロバストな設計手法について、遺伝的アルゴリズムであるGA(Genetic Algorithm)法を用いた手法の検討が進んだことから、研究進捗状況としては順調に進展しているものと考える。
ΔΣ変調器の実装回路の評価手法については、前年度までの成果をより発展させることが出来た。評価手法のよりいっそうの拡張、充実に向けて、まだまだ実装の追加や改良など課題点は残るものの、今後の研究の進捗により本研究の最終年度である平成30年度の成果により一応の評価手法への目処が予想されるため、おおむね順調に進展していると考える。
上記内容を踏まえて、一部進展が遅れているものもあるため計画以上に進展しているとはいえないが、全体としてはおおむね順調に進展しているといえる。

Strategy for Future Research Activity

1ビット信号処理システムについては、最小構成単位や機能ブロックの組み合せによる構成法から、1ビット信号の特長を生かした一括構成手法を中心に検討する。特にFPGA上への実装について検討し、内部の信号精度や回路規模について、実用に足りうるかを中心に検討する予定である。
ΔΣ変調器の最適設計手法については、遺伝的アルゴリズムであるGA(Genetic Algorithm)法を用いた手法について、従来の知見をまとめる方向で検討する予定である。
ΔΣ変調器の実装回路の評価手法については、長期間のデータロギング機能の追加などの機能拡張、ユーザインターフェースの改良、20ビット以上の高精度測定に向けたアルゴリズムおよび低雑音実装について検討を加え、現段階での完成版の確立を目指す。

Causes of Carryover

ミックスド・シグナル・オシロスコープを購入予定であったが、研究進捗状況から、今年度内に早急に購入する必要は無いと判断した。
平成30年度は本研究の最終年度であり研究成果の取りまとめのためにも最新のミックスド・シグナル・オシロスコープを購入予定である。

  • Research Products

    (5 results)

All 2017

All Journal Article (1 results) (of which Peer Reviewed: 1 results,  Open Access: 1 results) Presentation (4 results) (of which Int'l Joint Research: 1 results)

  • [Journal Article] Evaluation system for digital audio system under variable conditions2017

    • Author(s)
      Tsuge Kenta、Otsu Yoshiaki、Hirano Satoshi、Goto Tomio
    • Journal Title

      Consumer Electronics (GCCE), 2017 IEEE 6th Global Conference on

      Volume: - Pages: -

    • DOI

      10.1109/GCCE.2017.8229310

    • Peer Reviewed / Open Access
  • [Presentation] 任意周波数条件を設定可能なΔΣ変調器の1ビット評価手法2017

    • Author(s)
      柘植 健太,大津 慶明,平野 智,後藤 富朗
    • Organizer
      電気・電子・情報関係学会東海支部連合大会
  • [Presentation] 遺伝的アルゴリズムによるΔΣ変調器の最適設計手法―実装を考慮した有効性の検討―2017

    • Author(s)
      世古 潤平,平野 智,後藤 富朗
    • Organizer
      電子情報通信学会ソサイエティ大会
  • [Presentation] FPGAを用いたΔΣ変調器のリアルタイム評価システムのGUIの改善2017

    • Author(s)
      大津 慶明,柘植 健太,平野 智,後藤 富朗
    • Organizer
      電子情報通信学会ソサイエティ大会
  • [Presentation] Evaluation system for digital audio system under variable conditions2017

    • Author(s)
      Tsuge Kenta、Otsu Yoshiaki、Hirano Satoshi、Goto Tomio
    • Organizer
      IEEE 6th Global Conference on Consumer Electronics (GCCE2017)
    • Int'l Joint Research

URL: 

Published: 2018-12-17  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi