• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to project page

2020 Fiscal Year Annual Research Report

負の熱膨張ゲート電極によるトランジスタへの新規ひずみ導入技術の創成

Research Project

Project/Area Number 19K21953
Research InstitutionTohoku University

Principal Investigator

木野 久志  東北大学, 学際科学フロンティア研究所, 助教 (10633406)

Project Period (FY) 2019-06-28 – 2021-03-31
Keywords負熱膨張 / トランジスタ
Outline of Annual Research Achievements

半導体集積回路を構成するトランジスタは結晶ひずみを導入することで駆動電流の増大を図っている。本研究では負の熱膨張係数を有する材料を用いた全く新しいひずみ導入技術を創成する。負の熱膨張係数有する材料は温めれば縮小し、冷却すると膨張する特徴を示す材料である。負の熱膨張係数を示す材料としてマンガン窒化物が挙げられる。本材料をゲート電極として高温環境下で堆積すると、熱膨張しているシリコン上に堆積されることになる。その後、室温まで戻すと、シリコンは膨張前の状態に戻ろうとするが、ゲート電極の熱膨張係数が負の値であるため、ゲート電極は膨張し、シリコンの収縮を妨げるように働く。そのため、室温に戻してもシリコンは膨張した状態となり、引張ひずみが導入された状態と同等となる。このようにゲート電極に負の熱膨張係数を有する材料を用いた新しいトランジスタを作製することが本研究の目的である。
本年度では初年度で開発した窒化マンガン化合物のマイクロ/ナノ加工の技術を用いることで負熱膨張ゲート電極を有するSOI(Silicon on Insulator)トランジスタを試作した。十分に薄いSOI層を用いることでSiに印加される応力は一定と見なすことができ、解析が容易となる。そのため、SOI基板を用いた。試作したトランジスタは適当なトランジスタ特性を示した。また、比較のために正の熱膨張係数を有するアルミニウムをゲート電極として用いたトランジスタも試作しており、負熱膨張ゲート電極を有するトランジスタはアルミニウムをゲート電極に用いたトランジスタよりも高い駆動電流を示した。これは負熱膨張材料によりシリコンに引張ひずみが導入されたためと考えられる。
以上により、本研究の目標である負熱膨張材料による新しいひずみ導入技術の開発に成功したと結論づける。

  • Research Products

    (3 results)

All 2020

All Journal Article (2 results) (of which Peer Reviewed: 2 results,  Open Access: 1 results) Presentation (1 results) (of which Int'l Joint Research: 1 results)

  • [Journal Article] Generation of STDP With Non-Volatile Tunnel-FET Memory for Large-Scale and Low-Power Spiking Neural Networks2020

    • Author(s)
      Kino Hisashi、Fukushima Takafumi、Tanaka Tetsu
    • Journal Title

      IEEE Journal of the Electron Devices Society

      Volume: 8 Pages: 1266~1271

    • DOI

      10.1109/JEDS.2020.3025336

    • Peer Reviewed / Open Access
  • [Journal Article] Symmetric and asymmetric spike-timing-dependent plasticity function realized in a tunnel-field-effect-transistor-based charge-trapping memory2020

    • Author(s)
      Kino Hisashi、Fukusima Takafumi、Tanaka Tetsu
    • Journal Title

      Japanese Journal of Applied Physics

      Volume: 59 Pages: SGGB12~SGGB12

    • DOI

      10.35848/1347-4065/ab6867

    • Peer Reviewed
  • [Presentation] Development of Non-Volatile Tunnel-FET Memory as a Synaptic Device for Low-Power Spiking Neural Networks2020

    • Author(s)
      Hisashi Kino
    • Organizer
      2020 4th IEEE Electron Devices Technology & Manufacturing Conference (EDTM)
    • Int'l Joint Research

URL: 

Published: 2021-12-27  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi