Project/Area Number |
19H05616
|
Research Category |
Grant-in-Aid for Scientific Research (S)
|
Allocation Type | Single-year Grants |
Review Section |
Broad Section C
|
Research Institution | Osaka University |
Principal Investigator |
浜屋 宏平 大阪大学, 大学院基礎工学研究科, 教授 (90401281)
|
Co-Investigator(Kenkyū-buntansha) |
澤野 憲太郎 東京都市大学, 理工学部, 教授 (90409376)
山本 圭介 九州大学, 総合理工学研究院, 准教授 (20706387)
|
Project Period (FY) |
2019-06-26 – 2024-03-31
|
Project Status |
Granted (Fiscal Year 2023)
|
Budget Amount *help |
¥202,150,000 (Direct Cost: ¥155,500,000、Indirect Cost: ¥46,650,000)
Fiscal Year 2023: ¥26,780,000 (Direct Cost: ¥20,600,000、Indirect Cost: ¥6,180,000)
Fiscal Year 2022: ¥29,380,000 (Direct Cost: ¥22,600,000、Indirect Cost: ¥6,780,000)
Fiscal Year 2021: ¥32,760,000 (Direct Cost: ¥25,200,000、Indirect Cost: ¥7,560,000)
Fiscal Year 2020: ¥43,680,000 (Direct Cost: ¥33,600,000、Indirect Cost: ¥10,080,000)
Fiscal Year 2019: ¥69,550,000 (Direct Cost: ¥53,500,000、Indirect Cost: ¥16,050,000)
|
Keywords | 半導体スピントロニクス / ゲルマニウム / トランジスタ / スピンMOSFET / ホイスラー合金 / 歪みシリコンゲルマニウム / 半導体スピントロにクス |
Outline of Research at the Start |
本提案では,これまで研究代表者と分担者が約10年間にわたって取り組んできた次世代半導体ゲルマニウム(Ge)に関する独自のスピントロニクス基盤技術をデバイス応用レベルへと発展・融合させ,シリコン(Si)プラットフォーム上で室温・低電圧動作するGeスピン電界効果トランジスタ(MOSFET)を実証する.具体的には,コバルト(Co)系強磁性合金を用いた世界最高レベルの低接合抵抗スピン注入・検出技術を更に高度化し,種々のスピン緩和機構を抑制した独自のGeチャネル技術とスピンMOSFET専用のゲート酸化物構造の低温形成技術を開発し,低電圧動作するスイッチとしての役割を担保した不揮発メモリ動作を実現する.
|
Outline of Annual Research Achievements |
昨年度までの代表者グループの検討で,強磁性ホイスラー合金/Geヘテロ構造にFe原子層制御終端層を挿入する技術の高度化の結果,室温における磁気抵抗比が0.1%以上を達するようになった.しかし,このFe層は界面の品質を向上する代わりに、強磁性ホイスラー合金を用いたスピン注入・検出を阻害している可能性も否定できなかった.そのため,Fe層以外にCr,V,Cu,Coなどの3d遷移金属(TM)を挿入した強磁性ホイスラー合金/Geヘテロ構造を作製した.このとき、ヘテロ界面におけるGeの拡散を抑制するために、3原子層分のFeの挿入が必要不可欠であることがわかったため,強磁性ホイスラー合金/TM(0.4~0.5 nm)/Fe(~0.3 nm)/Geという非常に高度な電極構造を作製し,その物性の変化の詳細を調べた.結果として,界面の「スピンモーメント」とスピン注入・検出効率の関係が顕著に影響し,FeやCoなどの強磁性原子層の挿入の方がCr,V,Cuの非磁性原子層の挿入に比べて極めて重要であるという知見を得た[論文投稿中].また,スピン伝導チャネルのキャリア濃度を1019cm-3から1018cm-3台に変更することで,Geのスピン緩和時間が劇的に延びることを明らかにした[Phys. Rev. B 104, 115301 (2021).].さらに,分担者グループによって作製されたキャリア濃度1018cm-3台の歪みSiGeチャネルの導入により,代表者グループのスピン注入技術と融合することで,室温でのスピン緩和(散乱)の大幅抑制を観測し,スピン拡散長をSiと同等レベルに増大させることに成功した[論文投稿中].また,分担者によって試作した低温作製プロセスによるトップゲート型スピンMOSFET構造では,室温で300 cm2/Vsを超える電界効果移動度が得られた.
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本研究では,独自のGeスピンMOSFET構造の動作実証を目指して研究を進めている.特に,1. 歪み印加GeまたはGe量子井戸を用いたスピン緩和の抑制と室温高性能化,2. Ge-MOS反転層チャネルまたはGe量子井戸チャネルへのスピン注入,3. 低電圧駆動スピンMOSFETの動作実証の3つの課題を進めており,それぞれの項目において鍵となる技術に対する検討・評価が順調に進んでいる.特に1. に関しては,強磁性ホイスラー合金電極と界面終端層の構造最適化に目処がたった.歪みSiGe層の方は,歪み層の結晶成長中に問題となっていた欠陥発生に対し,パターニングを施したGe-on-Si疑似基板上への歪みSiGe層の形成が有効であることを明らかにしたためめ,この技術を応用した歪みSiGe/Ge量子井戸構造の形成に取り組み始めている.今後,2.の項目に注力し,更なる磁気抵抗比の増大を目指す.また,3.の項目については,強磁性電極/Ge接合の特性を劣化させない低温(250℃以下)プロセスを用いたデバイス作製(特にゲート絶縁膜形成)を検討し,プラズマプロセスによるチャネル構造の最適化とそれに伴う欠陥終端が有効であるとの知見が得られている.以上から,概ね順調に進展していると評価した.
|
Strategy for Future Research Activity |
これまでの研究において,Ge系半導体素子で室温における磁気抵抗比が0.1%以上を達するようになった.これをさらに増大させるためには,分担者によって検討されている歪みSiGeチャネル構造の最適化またはGe/SiGe系量子井戸チャネル構造の最適化が極めて重要である.よって今後は,スピン伝導チャネルのキャリア濃度の最適化された歪みSiGeチャネルまたはGe/SiGe系多重量子井戸構造を用いてスピン注入・検出の研究に注力する.また,分担者によって最適な作製条件が定まりつつあるスピンMOSFET用ゲートスタック構造を用いて,熱処理温度250度未満のプロセスでトップゲート型のスピンMOSFET構造の試作と評価を行う.特に,昨年度検討した微細加工プロセスを代表者と分担者の研究機関で共用する手法で,早期にトップゲート型スピンMOSFET構造を試作・評価し,反転層チャネルを介したスピン伝導などの物性評価も進める予定である.
|
Assessment Rating |
Interim Assessment Comments (Rating)
A-: In light of the aim of introducing the research area into the research categories, the expected progress in research has been made on the whole though a part of it has been delayed.
|