大域的超低エネルギー化を実現するLSI抽象モデルと上位下位統合化LSI設計技術

• 研究課題/領域番号: 25280017
• 研究種目: 基盤研究(B)
• 配分区分: 一部基金
• 応募区分: 一般
• 研究分野: 計算機システム
• 研究機関: 早稲田大学
• 研究代表者: 戸川 望 早稲田大学, 理工学術院, 教授 (30298161)
• 研究分担者: 木村 晋二 早稲田大学, 理工学術院, 教授 (20183303)
• 研究期間 (年度): 2013-04-01 – 2016-03-31
• 研究課題ステータス: 完了 (2015年度)
• 配分額: 18,200千円 (直接経費: 14,000千円、間接経費: 4,200千円); 2015年度: 4,810千円 (直接経費: 3,700千円、間接経費: 1,110千円); 2014年度: 5,850千円 (直接経費: 4,500千円、間接経費: 1,350千円); 2013年度: 7,540千円 (直接経費: 5,800千円、間接経費: 1,740千円)
• キーワード: 高位合成 / 低エネルギー / 低消費電力 / LSI抽象モデル / 統合化アルゴリズム

研究成果の概要

本研究では，LSI自動設計にて上位工程と下位工程の垣根を越えたエネルギー最適化を実現すべく，第一にLSI内部の三要素 (レジスタ，制御回路，機能モジュール) に結合という概念を導入することで，LSI内部を単純化・抽象化することを提案，LSI抽象モデルを構築した．第二に提案したLSI抽象モデルのもと上位・下位工程を統合し超低エネルギー化を実現するLSI自動設計技術を構築，アルゴリズム体系化した．その結果，上位工程で極めて精度良く下位工程を予測・制御可能とし大域的な超低エネルギー化LSI自動設計を実現する．従来技術に比べ50%以上のエネルギー削減}を可能とするLSI自動設計技術を構築した．

研究成果

• [雑誌論文] ECC-Based Bit-Write Reduction Code Generation for Non-Volatile Memory (2015)
  • 著者名/発表者名: Masashi Tawada, Shinji Kimura, Masao Yanagisawa, and Nozomu Togawa
  • 雑誌名: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 巻: E98.A 号: 12 ページ: 2494-2504
  • DOI: 10.1587/transfun.E98.A.2494
  • NAID: 130005111993
  • ISSN: 0916-8508, 1745-1337
  • 査読あり / 謝辞記載あり
• [雑誌論文] Scan-Based Attack against Trivium Stream Cipher Using Scan Signatures (2014)
  • 著者名/発表者名: Mika Fujishiro, Masao Yanagisawa, and Nozomu Togawa
  • 雑誌名: IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences 巻: E97.A 号: 7 ページ: 1444-1451
  • DOI: 10.1587/transfun.E97.A.1444
  • NAID: 130004519171
  • ISSN: 0916-8508, 1745-1337
  • 査読あり / オープンアクセス
• [雑誌論文] A partial redundant fault-secure high-level synthesis algorithm for RDR architectures (2013)
  • 著者名/発表者名: Kazushi Kawamura, Sho Tanaka, Masao Yanagisawa, and Nozomu Togawa
  • 雑誌名: Proceedings of 2013 IEEE International Symposium on Circuits and Systems 巻: － ページ: 1736-1739
  • DOI: 10.1109/iscas.2013.6572200
  • 査読あり
• [雑誌論文] Concurrent faulty clock detection for crypto circuits against clock glitch based DFA (2013)
  • 著者名/発表者名: Hiroaki Igarashi, Youhua Shi, Masao Yanagisawa, and Nozomu Togawa
  • 雑誌名: Proceedings of 2013 IEEE International Symposium on Circuits and Systems 巻: － ページ: 1432-1435
  • DOI: 10.1109/iscas.2013.6572125
  • 査読あり
• [雑誌論文] Secure scan design with dynamically configuravle connection (2013)
  • 著者名/発表者名: Yuta Atobe, Youhua Shi, Masao Yanagisawa and Nozomu Togawa
  • 雑誌名: Proceedings of 2013 IEEE 19th Pacific Rim International Symposium on Dependable Computing 巻: － ページ: 256-262
  • 査読あり
• [学会発表] クリティカルパス最適化フロアプラン指向FPGA高位合成手法のアプリケーション適用評価 (2016)
  • 著者名/発表者名: 藤原晃一, 川村一志，柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会総合大会
  • 発表場所: 福岡市
  • 年月日: 2016-03-15
• [学会発表] A delay variation and floorplan aware high-level synthesis algorithm with body biasing (2016)
  • 著者名/発表者名: Koki Igawa, Youhua Shi, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: IEEE International Symposium on Quality Electronic Design (ISQED)
  • 発表場所: Santa Clara, CA
  • 年月日: 2016-03-15
  • 国際学会
• [学会発表] フロアプラン指向高位合成を用いたレジスタ分散型アーキテクチャ回路のＦＰＧＡ実装 (2016)
  • 著者名/発表者名: 藤原晃一, 川村一志，柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 那覇市
  • 年月日: 2016-02-29
• [学会発表] タイミングエラー耐性を持つAES暗号回路の設計 (2016)
  • 著者名/発表者名: 吉田慎之介，史又華，柳澤政生，戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 那覇市
  • 年月日: 2016-02-29
• [学会発表] 冗長符号化を用いたマルチレベルセル不揮発性メモリ書き込み量削減 (2016)
  • 著者名/発表者名: 多和田雅師, 木村晋二, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 横浜市
  • 年月日: 2016-01-19
• [学会発表] 動的遅延ばらつきに対する適応性を考慮したフロアプラン指向高位合成手法の検討 (2016)
  • 著者名/発表者名: 井川昂輝, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 横浜市
  • 年月日: 2016-01-19
• [学会発表] タイミングエラー予測回路によるデータ依存最適化回路設計とそのFPGA評価 (2015)
  • 著者名/発表者名: 川村一志, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 長崎市
  • 年月日: 2015-12-01
• [学会発表] 配線遅延とクロックスキューを利用したフロアプラン指向ＦＰＧＡ高位合成手法 (2015)
  • 著者名/発表者名: 藤原晃一, 川村一志, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 長崎市
  • 年月日: 2015-12-01
• [学会発表] 回路面積を考慮した不揮発性メモリ書き込み削減符号生成手法 (2015)
  • 著者名/発表者名: 多和田雅師, 木村晋二, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 長崎市
  • 年月日: 2015-12-01
• [学会発表] Clock skew estimate modeling for FPGA hjigh-level synthesis and its application (2015)
  • 著者名/発表者名: Koichi Fujiwara, Kazushi Kawamura, Masao Yanagisawa, Nozomu Togawa
  • 学会等名: 2015 IEEE 11th International Conference on ASIC
  • 発表場所: Chengdu, China
  • 年月日: 2015-10-27
  • 国際学会
• [学会発表] タイミングエラー予測回路による再構成可能デバ イス上でのデータ依存最適化回路設計 (2014)
  • 著者名/発表者名: 川村一志, 阿部晋矢, 史又華, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 別府市
  • 年月日: 2014-11-26 – 2014-11-28
• [学会発表] 回路面積を考慮したSuspicious Timing Error Prediction回路の挿入位置決定手法の改良と評価 (2014)
  • 著者名/発表者名: 吉田慎之介, 史又華, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 別府市
  • 年月日: 2014-11-26 – 2014-11-28
• [学会発表] 不揮発メモリの書き込み削減手法のための小面積なエンコーダ/デコーダ回路構成 (2014)
  • 著者名/発表者名: 多和田雅師, 木村晋二, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 別府市
  • 年月日: 2014-11-26 – 2014-11-28
• [学会発表] 不揮発メモリを対象とした最大ハミング距離と最小ハミング距離を制約した符号による書き込み手法のエネルギー評価 (2014)
  • 著者名/発表者名: 古城辰朗, 多和田雅師, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 別府市
  • 年月日: 2014-11-26 – 2014-11-28
• [学会発表] Suspicious Timing Error Predictionを用いた回路全体の遅延ばらつきに対するロバスト設計 (2014)
  • 著者名/発表者名: 吉田慎之介，史又華，柳澤政生, 戸川望
  • 学会等名: 情報処理学会DAシンポジウム2014
  • 発表場所: 下呂市
  • 年月日: 2014-08-28 – 2014-08-29
• [学会発表] 回路面積を考慮したSuspicious Timing Error Prediction回路の挿入位置決定手法 (2014)
  • 著者名/発表者名: 吉田慎之介, 史又華, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会第27回回路とシステムワークショップ
  • 発表場所: 淡路市
  • 年月日: 2014-08-04 – 2014-08-05
• [学会発表] 制約した符号による不揮発メモリの書き込み手法 (2014)
  • 著者名/発表者名: 古城辰朗, 多和田雅師, 柳澤政生, 戸川望
  • 学会等名: 電子情報通信学会第27回回路とシステムワークショップ
  • 発表場所: 淡路市
  • 年月日: 2014-08-04 – 2014-08-05
• [学会発表] Floorplan-driven architecture and high-level synthesis for hot-spot temperature optimization (2014)
  • 著者名/発表者名: Kazushi Kawamura and Nozomu Togawa
  • 学会等名: the 29th International Technical Conference on Circuit/Systems Computers and Communications
  • 発表場所: Phuket, Thailand
  • 年月日: 2014-07-01 – 2014-07-04
  • 招待講演
• [学会発表] Scan-based attack on the LED block cipher using scan signatures (2014)
  • 著者名/発表者名: Mika Fujishiro, Masao Yanagisawa, and Nozomu Togawa
  • 学会等名: 2014 IEEE International Symposium on Circuits and Systems
  • 発表場所: Melbourne, Australia
  • 年月日: 2014-06-01 – 2014-06-05
• [学会発表] RDRアーキテクチャを対象とした時間及び面積オーバーヘッドのないフォールトセキュア高位合成手法
  • 著者名/発表者名: 川村一志
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 北九州市
• [学会発表] スキャンシグネチャを用いたストリーム暗号Triviumへのスキャンベース攻撃手法
  • 著者名/発表者名: 藤代美佳
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 北九州市
• [学会発表] スキャンシグネチャを利用したブロック暗号に対するスキャンベース攻撃
  • 著者名/発表者名: 戸川望
  • 学会等名: 電子情報通信学会第26回回路とシステムワークショップ
  • 発表場所: 淡路市
  • 招待講演
• [学会発表] RDRアーキテクチャを対象とした時間・面積制約にもとづくフォールトセキュア高位合成手法
  • 著者名/発表者名: 川村一志
  • 学会等名: 電子情報通信学会第26回回路とシステムワークショップ
  • 発表場所: 淡路市
• [学会発表] ランダムオーダースキャンによるセキュアスキャン設計
  • 著者名/発表者名: 跡部悠太
  • 学会等名: 電子情報通信学会第26回回路とシステムワークショップ
  • 発表場所: 淡路市
• [学会発表] ストリーム暗号Triviumに対するスキャンチェインの構造に依存しないスキャンベース攻撃手法
  • 著者名/発表者名: 藤代美佳
  • 学会等名: 電子情報通信学会第26回回路とシステムワークショップ
  • 発表場所: 淡路市
• [学会発表] チェックポイント観測によるタイミングエラー予測手法
  • 著者名/発表者名: 五十嵐博昭
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 鹿児島市
• [学会発表] 信頼性と時間オーバーヘッド間のトレードオフを考慮した面積制約にもとづくRDRアーキテクチャ向けフォールトセキュア高位合成手法
  • 著者名/発表者名: 川村一志
  • 学会等名: 電子情報通信学会VLSI設計技術研究会
  • 発表場所: 鹿児島市
• [備考] Cベース設計
  • URL: http://www.togawa.cs.waseda.ac.jp/research/high_synthesis/high.html
• [備考] Cベース設計
  • URL: http://www.togawa.cs.waseda.ac.jp/research/high_synthesis/high.html