本研究は、「回路自身が計算品質を自律制御する」設計技術を見据えており、これは「最も悪い性能の回路に合わせる」従来設計技術とは本質的に異なるものである。本研究で構想する設計技術が完成した暁には、既存研究が抱える「性能ばらつきにより電力効率及び処理性能が大幅に低下する」問題を根本的に解決する。本研究では、計算品質を低電力動作下においても担保し、柔軟な自律制御を実現するための、集積回路の設計手法を提案した。評価実験により、提案設計が異なる動作環境 (電源電圧、温度など)において省電力効果を発揮できることを実験的に確認し、自律性能制御 VLSI (超大規模集積回路) への応用に期待できる成果を得た。
|