| 研究課題/領域番号 |
20K11724
|
|---|
| 研究種目 |
基盤研究(C)
|
| 配分区分 | 基金 |
|---|
| 応募区分 | 一般 |
|---|
| 審査区分 |
小区分60040:計算機システム関連
|
|---|
| 研究機関 | 弘前大学 |
|---|
研究代表者 |
金本 俊幾 弘前大学, 理工学研究科, 教授 (30782750)
|
|---|
| 研究分担者 |
石川 幸男 弘前大学, 農学生命科学部, 教授 (80193291)
|
|---|
| 研究期間 (年度) |
2020-04-01 – 2023-03-31
|
| キーワード | センサノード / エナジーハーベスティング / 低消費エネルギー / 低電圧動作 / ノイズ耐性 |
|---|
| 研究成果の概要 |
パイプラインを使わずにプロセッサのエネルギー効率を上げるため、データメモリを非同期的に動作させることで一連の処理を１クロックで実行する１ステージ構成とし、180nm CMOSプロセスのASICを試作。さらにバックゲートバイアス電位も可変とする65nm SOTBプロセスへのポーティングを行い、低消費エネルギー動作を実現する電源電圧およびバックゲート電位の探索に供した。また、薄膜BOX構造SOI集積回路上に形成あるいは配置可能で、かつ nFオーダーの容量値を確保できる有効な容量素子をデバイス解析、回路解析、数値解析およびTEG(Test Element Group)の実測を通して明らかにした。
|
| 自由記述の分野 |
半導体集積回路および組込みシステム
|
| 研究成果の学術的意義や社会的意義 |
従来、集積回路の電源網設計においては、電源ノイズの低減をはかるために配置される容量素子には、主にシリコン基板内部の接合容量やMOS容量素子が用いられてきた。本研究においては、最上層配線、およびさらにその上に形成可能な再配線層に着目し、これらに容量素子を配置することで総容量を増加し、低電源電圧下においてもプロセッサの安定した動作を実現することができることを示した。本研究の手法は、将来のグラフェントランジスタなど低電源電圧動作の半導体集積回路、およびそれらを搭載するシステムにも広く応用することが可能であり、波及効果を有する。また、本研究はメンテナンス不要なセンサノードの実現に貢献する。
|
