次世代低消費電力LSI回路のための電力調整型テスト方式に関るす研究

2012 年度 研究成果報告書

• 研究課題/領域番号: 22300017
• 研究種目: 基盤研究(B)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 九州工業大学
• 研究代表者: 温 暁青 九州工業大学, 情報工程学院, 教授 (20250897)
• 研究分担者: 梶原 誠司 九州工業大学, 情報工学研究院, 教授 (80252592) ; 宮瀬 紘平 九州工業大学, 情報工学研究院, 助教 (30452824)
• 研究期間 (年度): 2010 – 2012
• キーワード: LSIテスト / 低電力テスト / テスト電力調整 / 遅延テスト / 微小遅延故障 / 活性化パス / 高品質化 / 高信頼化

研究概要

LSIテストでは、活性化パスの遅延超過に起因する歩留まり低下、及び、活性化パスの遅延不足に起因する微小遅延欠陥検出不能による品質低下は深刻化してきている。本研究では、活性化パス近傍の局所電力を必要に応じて増減させることによって、各活性化パスにおける遅延超過や遅延不足を同時に解決するという、電力調整型テスト方式を世界に先駆けて確立した。この方式は、半導体産業の生命線である歩留まりと品質の向上に貢献すると期待できる。

研究成果

• [雑誌論文] Launch-on-Shift Test Generation for Testing Scan Designs Containing Synchronous and Asynchronous Clock Domains (2012)
  • 著者名/発表者名: S. Wu, L. -T. Wang, X. Wen, Z. Jiang, W. -B. Jone, M. S. Hsiao, L. Tan, Y. Zhang, C. -M. Li, and J. -L. Huang
  • 雑誌名: ACM Transactions on Design Automation of Electronic Systems 巻: Vol. 17, Issue 4, Article No. 48
  • 査読あり
• [雑誌論文] Layout-Aware Pattern Evaluation and Analysis for Power-Safe Application of TDF Patterns (2012)
  • 著者名/発表者名: H. Salmani, W. Zhao, M. Tehranipoor, S. Chacravarty, P. Girard, and X. Wen
  • 雑誌名: ASP Journal of Lower Power Electronics 巻: Vol. 8, No. 2 ページ: 248-258
  • 査読あり
• [雑誌論文] Distribution-Controlled X-Identification for Effective Reduction of Launch-Induced IR-Drop in At-Speed Scan Testing (2011)
  • 著者名/発表者名: K. Miyase, K. Noda, H. Ito, K. Hatayama, T. Aikyo, Y. Yamato, H. Furukawa, X. Wen, and S. Kajihara
  • 雑誌名: IEICE Trans. Inf. & Syst. 巻: Vol. E94-D, No. 6 ページ: 1216-1226
  • 査読あり
• [雑誌論文] A Study of Capture-Safe Test Generation Flow for At-Speed Testing (2010)
  • 著者名/発表者名: K. Miyase, X. Wen, S. Ka j ihara, Y. Yamato, A. Takashima, H. Furukawa, K. Noda, H. Ito, K. Hatayama, T. Aikyo, and K. K. Saluja
  • 雑誌名: IEICE Trans. Inf. & Syst. 巻: Vol. E93-A, No. 7 ページ: 1309-1318
  • 査読あり
• [学会発表] On Guaranteeing Capture Safety in At-Speed Scan Testing With Broadcast-Scan-Based Test Compression (2013)
  • 著者名/発表者名: K. Enokimoto, X. Wen, K. Miyase, J.-L. Huang, S. Kajihara, and L.-T. Wang
  • 学会等名: Proc. 26th Intl. Conf. on VLSI Design
  • 発表場所: Pune, India
  • 年月日: 20130105-10
• [学会発表] Estimation of the Amount of Don' t-Care Bits in Test Vectors (2012)
  • 著者名/発表者名: K. Miyase, S. Kajihara, and X. Wen
  • 学会等名: Proc. IEEE Workshop on RTL and High Level Testing
  • 発表場所: Niigata, Japan
  • 年月日: 20121122-23
• [学会発表] A Transition Isolation Scan Cell Design for Low Shift and Capture Power (2012)
  • 著者名/発表者名: Y. -T. Lin, J. -L Huang, and X. Wen
  • 学会等名: Proc. IEEE Asian Test Symp
  • 発表場所: Niigata, Japan
  • 年月日: 20121119-22
• [学会発表] A Novel Capture-Safety Checking Method for Multi-Clock Designs and Accuracy Evaluation with Delay Capture Circuits (2012)
  • 著者名/発表者名: K. Miyase, M. Aso, R. Ootsuka, X. Wen, H. Furukawa, Y. Yamato, K, Enokimoto, and S. Kajihara
  • 学会等名: Proc. IEEE VLSI Test Symp.
  • 発表場所: Hawaii, USA
  • 年月日: 20120423-26
• [学会発表] A Transition Isolation Scan Cell Design for Low Shift and Capture Power (2012)
  • 著者名/発表者名: Y. -T. Lin, J. -L. Huang, and X. Wen
  • 学会等名: Proc. VLSI Test Technology Workshop
  • 発表場所: Yilan, Taiwan
  • 年月日: 2012-01-10
• [学会発表] Additional Path Delay Fault Detection with Adaptive Test Data (2011)
  • 著者名/発表者名: K. Miyase, H. Tanaka, K. Enokimoto, X. Wen, and S. Kajihara
  • 学会等名: Proc. IEEE Workshop on RTL and High Level Testing
  • 発表場所: Jaipur, India
  • 年月日: 20111125-26
• [学会発表] Effective Launch Power Reduction for Launch-Off-Shift Scheme with Adjacent-Probability-Based X-Filling (2011)
  • 著者名/発表者名: K. Miyase, U. Uchinodan, K. Enokimoto, Y. Yamato, X. Wen, S. Kajihara, F. Wu, L. Dilillo, A. Bosio, and P. Girard
  • 学会等名: Proc. IEEE Asian Test Symp.
  • 発表場所: New Delhi, India
  • 年月日: 20111120-23
• [学会発表] Efficient BDD-based Fault Simulation in Presence of Unknown Values (2011)
  • 著者名/発表者名: M. A. Kochte, S. Kundu, K. Miyase, X. Wen, and H. -J. Wunderlich
  • 学会等名: Proc. IEEE Asian Test Symp.
  • 発表場所: New Delhi, India
  • 年月日: 20111120-23
• [学会発表] Towards the Next Generation of Low-Power Test Technologies (2011)
  • 著者名/発表者名: X. Wen
  • 学会等名: Proc. IEEE Int' 1. Conf. on ASIC
  • 発表場所: Hong Kong, China
  • 年月日: 20111025-28
• [学会発表] Clock-Gating-Aware Low Launch WSA Test Pattern Generation for At-Speed Scan Testing (2011)
  • 著者名/発表者名: Y. -T. Lin, J. -L. Huang, and X. Wen
  • 学会等名: Proc. IEEE Intl. Test Conf.
  • 発表場所: Anaheim, USA
  • 年月日: 20110918-23
• [学会発表] A Novel Scan Segmentation Design Method for Avoiding Shift Timing Failure in Scan Testing (2011)
  • 著者名/発表者名: Y. Yamato, X. Wen, M. A. Kochte, K. Miyase, S. Ka j ihara, and L. -T. Wang
  • 学会等名: Proc. IEEE Intl. Test Conf.
  • 発表場所: Anaheim, USA
  • 年月日: 20110918-23
• [学会発表] SAT-based Capture-Power Reduction for At-Speed Broadcast-Scan-Based Test Compression Architectures (2011)
  • 著者名/発表者名: M. A. Kochte, K. Miyase, X. Wen, S. Ka j ihara, Y. Yamato, K. Enokimoto, and H.-J. Wunderlich
  • 学会等名: Proc. IEEE Intl. Symp. on Low Power Electronics and Design
  • 発表場所: Fukuoka, Japan
  • 年月日: 20110801-03
• [学会発表] Power-Aware Test Generation with Guaranteed Launch Safety for At-Speed Scan Testing (2011)
  • 著者名/発表者名: X. Wen, K. Enokimoto, K. Miyase, Y. Yamato, M. Kochte, S. Ka j ihara, P. Girard, and M. Tehranipoor
  • 学会等名: Proc. IEEE VLSI Test Symp.
  • 発表場所: Dana Point, USA
  • 年月日: 20110501-05
• [学会発表] VLSI Testing and Test Power (2011)
  • 著者名/発表者名: X. Wen
  • 学会等名: Proc. Workshop on Low Power System on Chip (SoC)
  • 発表場所: Orlando, USA
  • 年月日: 2011-07-28
• [図書] Part IV Circuit Testing, Chapter 20: Low-Power Testing for Low-Power LSI Circuits, Advanced Circuits for Emerging Technologies (2012)
  • 著者名/発表者名: X. Wen and Y. Zorian, John Wiley & Sons
  • 総ページ数: 511-528
  • 出版者: New Jersey
• [備考]
  • URL: http://aries3a.cse.kyutech.ac.jprwen/